4 月 5 日消息，公開華為公開了一種芯片堆疊封裝及終端設(shè)備專利，種芯裝及終端專利解決因采用硅通孔技術(shù)而導(dǎo)致的片堆成本高的問(wèn)題。

　　國(guó)家專利局專利信息顯示，疊封華為技術(shù)有限公司于 4 月 5 日公開了一項(xiàng)芯片相關(guān)專利，設(shè)備公開號(hào) CN114287057A。公開專利摘要顯示，種芯裝及終端專利這是片堆一種芯片堆疊封裝及終端設(shè)備，涉及半導(dǎo)體技術(shù)領(lǐng)域，疊封其能夠在保證供電需求的設(shè)備同時(shí)，解決因采用硅通孔技術(shù)而導(dǎo)致的公開成本高的問(wèn)題。



　　IT之家了解到，種芯裝及終端專利專利文件顯示，片堆該芯片堆疊封裝 (01) 包括：

　　設(shè)置于第一走線結(jié)構(gòu) (10) 和第二走線結(jié)構(gòu) (20) 之間的疊封第一芯片 (101) 和第二芯片 (102)；

　　所述第一芯片 (101) 的有源面 (S1) 面向所述第二芯片 (102) 的有源面 (S2)；

　　第一芯片 (101) 的有源面 (S1) 包括第一交疊區(qū)域 (A1) 和第一非交疊區(qū)域 (C1)，第二芯片 (102) 的設(shè)備有源面 (S2) 包括第二交疊區(qū)域 (A2) 和第二非交疊區(qū)域 (C2)；

　　第一交疊區(qū)域 (A1) 與第二交疊區(qū)域 (A2) 交疊，第一交疊區(qū)域 (A1) 和第二交疊區(qū)域 (A2) 連接；

　　第一非交疊區(qū)域 (C1) 與第二走線結(jié)構(gòu) (20) 連接；

　　第二非交疊區(qū)域 (C2) 與第一走線結(jié)構(gòu) (10) 連接。

(責(zé)任編輯：百科)